Intel MCS-51

Intel MCS-51 (i8051) — сімейство мікроконтролерів, розроблених фірмою Intel 1980 року для використання у вбудованих системах. Дані мікроконтролери були досить популярними у 90-х роках, згодом їх витіснили розвиненіші аналоги фірм «Microchip Technology» і «Atmel». За рахунок вдалої реалізації мікроконтролера (вбудований УАПП, бітовий процесор i8051) велика кількість наявних на ринку мікроконтролерів має i8051 сумісні процесори, а за рахунок наявності великої кількості аналогів вивчення ядра MCS-51 є одним з перших кроків до вивчення сучасних мікропроцесорів у програмах курсів вищих навчальних закладів.

MCS-51 прийшли на заміну випущеним у 1976 році MCS-48 і на відміну від останніх мали зменшений час виконання команд (в 2,5 — 10 раз в залежності від умов експлуатації), збільшений обсяг вбудованої пам'яті, додаткові пристрої периферії, додаткові команди для програмування. За рахунок даних покращень, мікроконтролери стали зручнішими в програмуванні, дешевші в експлуатації. Наявність булевого процесора затвердила за даними пристроями галузь автоматизації виробництва, оскільки для управління часто використовуються саме полярні сигнали — ввімкнути/вимкнути двигун, запалити/вимкнути індикатор тощо.

Конструктивно, MCS-51 є однокристальними мікроконтролерами гарвардської архітектури, що виконані по n-МОН або КМОН технології. Містять у собі 8-бітний мікропроцесор i8051 з підтримкою булевих операцій над окремими бітами, до 4096 байт вбудованої пам'яті програм (доступної тільки на читання), до 256 байт вбудованої пам'яті даних (доступної на читання і запис), підтримка адресного простору у 64 Кб для пам'яті програм і 64 Кб для пам'яті даних, два-три 16-бітні таймери/лічильники, двосторонній УАПП, 32 лінії двосторонніх портів введення-виведення, генератор тактової частоти.

Існує радянський клон мікропроцесора — МК51 (КР1816ВЕ51).

Характеристика мікроконтролера

Надалі буде розглядатись саме оригінальна версія мікроконтролера (якщо не обговорено інше), оскільки інші контролери принципово не відрізняються від оригінального MCS-51.

Ядро

8-бітовий арифметико-логічний пристрій, 8-бітові регістри
Побітова адресація частини оперативної пам'яті
Система команд із 111 інструкцій
Архітектура системи команд: акумулятор

Пам'ять

Гарвардська архітектура пам'яті
8-бітова шина даних
16-бітна шина адреси. Можливість адресації до 64 Кб пам'яті програм і до 64 Кб пам'яті даних
4096 байт вбудованої пам'яті програм (додаткові 60К досягаються за рахунок зовнішніх мікросхем пам'яті)
128 байт вбудованої пам'яті даних (додаткові 64К досягаються за рахунок зовнішніх мікросхем пам'яті)

Периферія

32 двосторонні однобітні лінії вводу-виводу
Двосторонній послідовний порт
Два 16-бітні таймери/лічильники
Система з 5 переривань, з 2 рівнями пріоритетів
Вбудований тактовий генератор
Енергоощадний режим (тільки у версіях на КМОН технології)

Вбудовані пристрої

Порти вводу-виводу

Чотири 8-розрядні порти Р0…Р3 можуть використовуватися:

Як 8-розрядні паралельні порти введення/виведення інформації;
Як 32 однорозрядні лінії введення/виведення;
При роботі з зовнішньою пам'яттю програм і даних;
В режимі альтернативних функцій (8 ліній порту Р3);
При програмуванні та перевірці внутрішньої пам'яті програм.

Послідовний порт може бути запрограмований на один з чотирьох режимів прийому/передачі шляхом програмування розрядів SM0 і SM1 регістра SCON.

Режим 0 — послідовний порт працює як восьмирозрядний регістр зсуву. Швидкість (частота) прийому/передачі в режимі 0 постійна і складає $f_{BQ}/12$ , де $f_{BQ}$ — частота синхронізації ОМЕОМ.
Режим 1 — прийом/передача даних здійснюється у форматі восьмирозрядного УАПП. Швидкість залежить від частоти переповнення регістра лічильника
Режим 2 — режими 9-розрядного УАПП з постійною швидкістю обміну. Швидкість прийому/передачі програмно налаштовується на одну із двох можливих величин: $f_{BQ}/32$ або $f_{BQ}/64$
Режим 3 — режими 9-розрядного УАПП з перемінною швидкістю обміну. Швидкість залежить від частоти переповнення регістра лічильника